

Soluzione della Prova Scritta di Elettronica Digitale

8 Settembre 2004

- 1) Per la tecnologia in esame la simmetria dei ritardi nell'Inverter impone un dimensionamento relativo fra pMOSFET ed nMOSFET pari ad $\alpha_{inv} = \beta'_n/\beta'_p = 2.5$. La capacità di ingresso per un Inverter a dimensionamento minimo é quindi subito data da $C_{inv} = (1 + 2.5)C_{ox}L_{MIN}^2 = 3.06fF$. Il ritardo caratteristico può essere calcolato considerando per un Inverter una capacità di carico pari alla capacità di ingresso. Riferendoci ad un Inverter a dimensionamento minimo otteniamo:

$$\tau = \frac{2C_{inv}}{\beta'_n V_{DD}} F(V_T/V_{DD}) = 9.16ps$$

Per la resistenza equivalente dell'Inverter ad area minima si ha dunque $R_{inv} = \tau/C_{inv} = 2990\Omega$.

Se le lunghezze $L_S = L_D = 3L_{MIN}$ allora la capacità delle giunzioni per un Inverter ad area minima é $C_d = (1 + \alpha_{inv})3L_{MIN}^2 C_{j0}$ e quindi il Parasitic Effort vale $p_{inv} = C_d/C_g = 3C_{j0}/C_{ox} = 1.5$.

- 2) Sia nel caso peggiore di salita che nel caso peggiore di discesa abbiamo due transistori in serie. Quindi per ottenere una simmetria di ritardi dobbiamo imporre $\alpha_G = \beta'_n/\beta'_p = 2.5$. Per calcolare il Logical Effort del Gate notiamo che, per avere la stessa resistenza equivalente di un Inverter con dimensionamento di Pull-Down S_{inv} il Gate deve avere dimensionamento di Pull-Down $S_G = 2S_{inv}$. Dal rapporto fra la capacità di ingresso del Gate e quella dell'Inverter otteniamo quindi un Logical Effort pari a 2. Per quanto riguarda il Parasitic Effort, due transistor nMOS ed un transistor p-MOS sono connessi all'uscita. Inoltre, per avere stessa resistenza dell'Inverter dimensionato S_{inv} , gli n-MOS dovranno essere dimensionati $S_n = 2S_{inv}$ ed i p-MOS $S_p = 2\alpha_G S_{inv} = 5S_{inv}$. Il Parasitic Effort sarà dunque dato da:

$$P_G = \frac{2 \cdot 2S_{inv} + 5S_{inv}}{(1 + \alpha_{inv})S_{inv}} \times p_{inv} = 3.86$$

- 3) La capacità di ingresso del Gate é proporzionale al dimensionamento S_n dei transistori nel Pull-Down secondo $C_{IN} = S_n(1 + \alpha_G)L_{MIN}^2 C_{ox} = 3.06 \cdot S_n[fF]$. Il massimo dimensionamento intero compatibile con $C_{IN} < 10fF$ é quindi $S_n = 3$ a cui corrisponde $C_{IN} = 9.2fF$. siccome sappiamo che la resistenza equivalente R_G del Gate in esame é uguale alla resistenza R_{inv} di un inverter ad area minima (calcolata al punto (1)) quando $S_n = 2$ ed inoltre sappiamo che R_G é inversamente proporzionale ad S_n , allora la resistenza equivalente del Gate per $S_n = 3$ sarà semplicemente $R_G = (2/3)R_{inv} \simeq 1990\Omega$. Se la linea viene quindi direttamente pilotata dal Gate, il ritardo di pilotaggio al 90% della escursione risulta:

$$T_{tot} \simeq 2.3 \frac{R_G}{2.3} cL_{en} + rcL_{en}^2 = T_{DR} + T_{int} = 560 + 56[ps] = 616[ps]$$

dove T_{DR} indica il ritardo relativo alla resistenza del Driver per la capacità di interconnessione mentre T_{int} é il ritardo intrinseco di interconnessione. Nella scrittura del ritardo si é tenuto conto del fatto che la capacità a valle della linea é trascurabile rispetto a quella della linea stessa.

- 4) Siccome in questa situazione il ritardo del Driver é di gran lunga dominante, il ritardo complessivo può essere migliorato in modo sensibile aggiungendo dei Buffer a valle Gate. Visto che il ritardo intrinseco della linea é piuttosto piccolo (perché la resistività r é bassa), allora posso organizzare i Buffer come se la linea fosse una pura capacità $C_{int} = L_{en}c = 280fF$. A questo punto, nota la capacità di ingresso del gate $C_{IN} = 9.18fF$, posso calcolare il Path Effort complessivo come $F = g \cdot (C_{int}/C_{IN}) \simeq 61$. Lo Stage Effort ottimo può essere stimato come $\hat{\rho} = 0.71p_{inv} + 2.82 = 3.88$ da cui ottengo un numero ottimo di stadi $\hat{N} = \ln F / \ln \rho = 3.03$. Scelgo quindi $\hat{N} = 3$ con $\rho = F^{1/3} = 3.94$. Si tratta quindi di aggiungere due Inverter con dimensionamenti (espressi in termini di capacità di ingresso) pari a $C_1 = C_{int}/\rho = 71fF$ e $C_2 = C_{int}/\rho^2 = 18fF$.

In questo modo la resistenza equivalente del Buffer che pilota la interconnessione é pari a $R_1 = R_{inv}(C_{inv}/C_1) = 129\Omega$ ed il tempo di pilotaggio relativo al Buffer scende a $2.3(R_1/2.3)cL_{en} = 83.1[ps]$.

Naturalmente il ritardo complessivo consta adesso anche dei ritardi dei Buffer, quindi nel complesso si ha:

$$T_{tot} = \tau(2\rho + P_G + P_{inv}) + 2.3 \frac{R_1}{2.3} cL_{en} + rcL_{en}^2 = 9.16(2 \cdot 3.94 + 3.86 + 1.5) + 36 + 56 \text{ [ps]} = 213 \text{ [ps]}$$